BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2003-031798

(43)Date of publication of application: 31.01.2003

(51)Int.CI.

H01L 29/78 H01L 21/265

(21)Application number: 2001-212073

(71)Applicant: NEC CORP

(22)Date of filing:

12.07.2001

(72)Inventor: MATSUDA TOMOKO

(54) METHOD FOR FABRICATING SEMICONDUCTOR DEVICE


(57)Abstract:


PROBLEM TO BE SOLVED: To provide a method for fabricating a semiconductor device in which low power consumption and high speed operation can be realized while suppressing short channel effect.

(¢)

(a)

while suppressing short channel effect. SOLUTION: When the source-drain diffusion layer of an MOSFET is formed, a gate electrode 13 having a sidewall is formed at first and In or As ions are implanted from a direction aligned with the orientation face of a substrate 1 using the gate electrode 13 as a mask thus forming a deep SD region 24 having a channeling tail of small concentration gradient in the depth direction of the substrate. Subsequently, a source-drain region 25 is formed by ordinary B or As ion implantation. The sidewall is then removed and ion implantation is performed in order to form an SD extension region 26 and a pocket region 27 before a sidewall 28 is formed again. A deep channeling tail is formed by channeling ion implantation so that a low substrate concentration can be employed thus reducing the junction capacity and junction leak





LEGAL STATUS

current of an MOSFET.

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-31798 (P2003-31798A)

(43)公開日 平成15年1月31日(2003.1.31)

(51) Int.CL'		識別記号	ΡI		ź	ŕ~₹ 3~ ∤*(参考)
H01L	29/78	•	H01L	29/78	301S	5 F 1 4 0
	21/265			21/265	F	•
					U	

審査請求 未請求 請求項の数7 OL (全 8 頁)

(21)出職番号	₩ 2001 −212073(P2001 −212073)	(71) 出順人	
(22)出職日	平成13年7月12日(2001.7.12)		日本電気株式会社 東京都港区芝五丁目7番1号
		(72) 発明者	松田 友子 東京都港区芝五丁目7番1号 日本電気株
			式会社内
		(74)代理人	100096231
٠			弁理士 稲垣 清


是終頁に続く


(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【
陳題】 短チャネル効果を抑制し、低消費電力及び高速作動が可能な半導体装置の製造方法を提供する。

【解決手段】 MOSFETのソース・ドレイン拡散層を形成するにあたって、まず倒壁を有するゲート電観13を形成し、これをマスクとし且つ基板11の配向面と整合した方向からIn又はAsイオン注入を行ってルを行って、B内では多が小さなチャネリングテールを存むるディープSD領域24を形成し、次いで、B内域25を形成する。サイドウオールを除去してSDエクスクション領域26及びボケット領域27形成のためのイオン注入を行い、再び側壁28を形成する。チャネリングイオン注入によって深いチャネリングテールを形成し、低い基板機度の採用を可能にする。この低い基板機度により、MOSFETにおける接合容量の低減及び接合リーク電流の低減を図る。





FROM 'Intelectuall Property Div., NEC

(2)

特開2003-31798

【特許請求の範囲】

【請求項1】 MOSFETを有する半導体装置の製造 方法において、

1

ゲート側壁を有するゲート電極を形成する第1の工程 ٤.

前配ゲート電極をマスクとしてイオン住入し、ディープ ソース・ドレイン領域(ディープSD領域)を形成する 第2の工程と、

前配ゲート電極をマスクとしてイオン注入し、前配ディ 城)を形成する第3の工程と、

前記ゲート電極のゲート個壁を除去する第4の工程と、 前記ゲート側壁を除去したゲート電極をマスクとしてイ オン注入し、前記SD領域よりも找いソース・ドレイン エクステンション領域(SDエクステンション領域)を 形成する第5の工程と、

前配SDエクステンション領域の端部にイオン注入し、 ポケット領域を形成する第6の工程と、

前記ゲート側壁を除去したゲート電極に再びゲート側壁 る半導体装置の製造方法。

【請求項2】 前配第ディープSD領域を形成するイオ ン注入工程におけるイオン注入角度を、前配半導体基板 の配向面の方位と整合させ、これによりチャネリングを 発生させて前記ディープSD領域を形成する、請求項1 に記載の半導体装置の製造方法。

【請求項3】 前記ディープSD領域のイオン注入に、 In又はAsイオンを注入する、請求項2に記載の半導 体装置の製造方法。

ン注入工程は、注入される基板位置に絶縁膜が形成され ていない状態で行う、請求項1~3の何れかに配載の半 導体装置の製造方法。

【請求項5】 前記第ディープSD領域を形成するイオ ン注入工程は、注入される基板位置に対する最初の高濃 度のイオン注入工程である、請求項1~4の何れかに記 載の半導体装置の製造方法。

【請求項6】 前記ディープSD領域を形成するイオン 注入工程は、基板温度を零下100℃以下にして行う。 請求項1~5の何れかに配載の半導体装置の製造方法。

【請求項7】 MOSFETを有する半導体装置におい

半導体基板上に選択的に形成された単一絶縁膜から成る ゲート側壁を有するゲート電極と、前配半導体基板の前 記ゲート電極の両側に形成されたソース・ドレインとを 有し、

前記ソース・ドレインは、ソース・ドレイン領域と、該 ソース・ドレイン領域から基根面と平行な方向に延長さ れ且つ餃ソース・ドレイン領域よりも浅いエクステンシ

ス・ドレイン領域の側面に形成されたポケット領域と、 前記ソース・ドレイン領域よりも深いディープソース・ ドレイン領域とを有し、

前配ディープソース・ドレイン領域は、基板面と平行な 方向に前記ゲート創壁から離れた位置に配設されること を特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 ープSD領域よりも浅いソース・ドレイン領域(SD領 10 方法に関し、更に詳しくは、短チャネル効果を抑制し且 つ低消費電力及び高速作動が可能なMOSFETを備え る半導体装置の製造方法に関する。

[0002]

【従来の技術】半導体装置の高集積化、高速作動及び低 消費電力化の要請に停い、MOSFETの構造及びその 作製方法について様々な提案が成されている。

【0003】図4 (a) ~ (c) 並びに図5 (d) ~ (f)は、特開2001-15745号に記載された従 来の半導体装置の製造方法を順次に示している。まず、 を形成する第7の工程とを順次に備えることを特徴とす 20 シリコン基板の表面に、ウエル、衆子分離領域、及び、 チャネル領域(図示せず)を形成した後に、図4(a) に示すように、ゲート酸化膜12、ゲート電板13及び ゲート側壁(サイドウオール) 14を含むゲート電極構 造をシリコン基板11の表面の所定位置に形成する。

【0004】次いで、図4(b)に示すように、注入角 度が0度のイオン注入工程及び熱処理(RTA)工程に よって、シリコン基板11の表面部分にソース・ドレイ ン(SD)エクステンション領域15を形成する。引き ・続き、同図(c)に示すように、選択的なエピタキシャ 【請求項4】 前配第ディープSD領域を形成するイオ 30 ル成長によって、SDエクステンション領域15上にエ レベーテッドSD領域16を形成する。このとき、エレ .ペーテッドSD領域16には、基板面と図示の角度(5 4. 7度) を成すファセット17が形成され、ゲート側 壁14とファセット17との間に隙間18が作られる。 【0005】次いで、図5 (d) に示すように、隙間1 8から斜め方向に、nMOSFETの場合にはInイオ ン(p型不純物)を、また、pMOSFETの場合には Sbイオン (n型不純物) を夫々注入するハローイオン **注入(ポケットイオン注入)を行い、SDエクステンシ** ョン領域15の側面に、ハロー領域(ポケット領域)1 9を形成する。イオン注入の方向として、ファセット1 7の角度よりも浅い図示の角度αが採用される。このイ オン注入によって形成されたハロー領域19は、ゲート 電優13の下部に回り込んだSDエクステンション領域 15の拡がりをキャンセルしている。

【0006】次いで、図5(e)に示すように、シリコ ン窒化膜の全面堆積、及び、RIE等を利用したシリコ ン窒化膜の選択的エッチングによって、ゲート側壁14 の側面を覆うゲート側壁20を形成する。引き続き、ゲ ョンソース・ドレイン領域と、該エクステンションソー 50 ート側壁20を含むゲート電極構造と自己整合的にイオ (3)

特開2003-31798

ン注入を行い、更に、そのイオンの活性化熱処理を行っ て、通常のソース・ドレイン假域よりも深いソース・ド レイン領域 (ディープSD領域) 21を形成する。 更 に、全面にTIやCo等の金属膜を堆積し、熱処理によ ってエレベーテッドSD領域のシリコンと金属膜とを反 応させて金属シリサイド層29を形成し、同図(f)に 示す構造を得る。

3

2006 03/23 THU 14:42 FAX 03 5784 4638 PREZIO 1P FIRM →→→ Sughrue

【0007】図6及び図7は夫々、基板濃度(atoms/c m³)とソース・ドレイン拡散層の接合容量(Farad)及 び接合リーク電流 $(A/\mu m^2)$ との関係を示すグラフ である。なお、接合容量は印加電圧が2ボルトの場合を 例示している。これらの図に示されるように、一般にM OSFETの動作速度の高速化の妨げとなる接合容量、 及び、MOSFETの消費電流を増大させ、或いは、短 チャネル効果を引き起こすMOSFETの接合リーク電 流は、基板濃度が増加するに従って夫々増加することが 知られている。このため、基板適度を下げること、特に ソース・ドレイン拡散層の近傍の基板濃度を下げること が、MOSFETの特性の向上に不可欠である。この基 される.

【0008】図8は、上記従来の半導体装置の製造方法 において採用される各イオン注入によるイオン濃度プロ ファイルを例示している。図中グラフOはAsのポケッ トイオン往入によるイオン濃度プロファイルを示し、グ ラフ②~⑤は、加速エネルギーを0、5keV~4ke Vと様々に変えて行うディープSD領域形成のためのB イオン注入によるイオン濃度プロファイルを示してい · る。また、直線®でSDエクステンション領域の深さ位 置を示した。ポケットイオン往入は、SDエクステンシ ョン領域の拡がりをキャンセルするために、導電型が異 なる不純物イオンであるAsイオンの注入として行わ れ、イオンの加速エネルギーとしては、SDエクステン ション領域の深さ位置でイオン濃度が最大になるような 加速エネルギーが選定される。このAsイオンは、SD エクステンション領域よりも深い基板位置で図示したよ うな右下がりの後度プロファイルを有する。同図におい て、Asの過度分布を示すグラフOと、Bの過度分布を 示す各グラフ②~图とが交差する位置で、双方のイオン 注入による導電度がキャンセルされる。つまり、基板の 40 この交点以下の深さ部分では、ポケットイオン注入によ って基板濃度が上昇する。同図に示されるように、高い 加速エネルギーを利用して、より深いディープSD領域 を形成することで、ポケットイオン注入による基板濃度 の上昇が回避できる。

[0009]

【発明が解決しようとする課題】上記のように、MOS FET近傍の基板濃度を下げて接合容量及び接合リーク 電流を低減するためには、ディープSD領域21を形成 するためのイオン注入における加速エネルギーを出来る 50

だけ高くして、基板内におけるディープSD領域21の 深さ位置をより深くすることが有効である。

【0010】しかし、単にディープSD領域21形成の ためのイオン注入における加速エネルギーを高めること は、ディープSD領域21内において1E19cm⁻²以 上の不純物濃度を有する部分の深さ位置が深くなること に加え、大きな加速エネルギーによってシリコン基板内 の結晶欠陥を増加させるという問題がある。

【0011】また、上記従来の半導体装置の製造方法で 10 は、ディープSD領域21の形成後に行う活性化熱処理 によって、SDエクステンション領域15の不純物が活 性化してゲート電極13下に迄拡がるという問題があ る。ここで、SDエクステンション領域15の拡がりを 抑えるために、ディープSD領域21の活性化熱処理を 短時間で終了させると、ディープSD領域21について 光分な探さが得られない。 この場合には、金属シリサイ ド層からの供給電流がディープSD領域21の底面を突 き抜けるスパイク現象が発生するという新たな問題が発 生する。つまり、この活性化熱処理では、SDエクステ 板邊度を下げるために前配ディープSD領域21が形成 20 ンション領域15の拡がりの抑制と、ディープSD領域 21のための充分な深さの確保とが、いわゆるトレード オフの関係にある。

> [0012]本発明は、上記に鑑み、SDエクステンシ ョン領域の拡がりの抑制と、ディープSD領域の充分な 深さの確保とを両立させること、及び、MOSFETの 近傍における半導体基板の不純物濃度を低減することに よって接合容量及び接合リーク電流が低減できる半導体 装置の製造方法を提供し、もって、短チャネル効果が抑 制され、且つ、高速作動が可能なMOSFETを有する 半導体装置の製造方法を提供することを目的とする。

[0013]

【課題を解決するための手段】上配目的を達成するため に、本発明に係る半導体装置の製造方法は、MOSFE Tを有する半導体装置の製造方法において、ゲート側壁 を有するゲート電極を形成する第1の工程と、前配ゲー ト電極をマスクとしてイオン注入し、ディープソース・ ドレイン領域 (ディープSD領域) を形成する第2の工 程と、前記ゲート電極をマスクとしてイオン注入し、前 記ディープSD領域よりも浅いソース・ドレイン領域 (SD領域)を形成する第3の工程と、前記ゲート電極 のゲート個壁を除去する第4の工程と、前配ゲート側壁 を除去したゲート電極をマスクとしてイオン注入し、前 配SD領域よりも浅いソース・ドレインエクステンショ ン領域 (SDエクステンション領域) を形成する第5の 工程と、前記SDエクステンション領域の端部にイオン 注入し、ポケット領域を形成する第6の工程と、前配ゲ ート側壁を除去したゲート電極に再びゲート側壁を形成 する第7の工程とを順次に備えることを特徴とする。

【0014】本発明に係る半導体装置の製造方法による と、ディープSD領域形成のためのイオン注入を、SD FROM Intelectuall Property Div., NEC

(4)

特朗2003-31798

領域や、エクステンションSD領域、ポケット領域形成 のためのイオン注入に先立って行うことにより、ディー プSD領域形成のためのイオン注入における注入エネル ギーを高くしなくとも、より深い位置へのイオン注入が 可能となるため、SDエクステンション領域の拡がりの 抑制と、ディープSD領域の充分な探さの確保とを両立 させることが容易になる。また、MOSFETの近傍に おける半導体基板の不純物濃度を低減することが可能に なり、接合容量及び接合リーク電流が低減できる。

5

[0015] 本発明に係る半導体装置の製造方法の好ま しい態様では、前配第ディープSD領域を形成するイオ ン注入工程におけるイオン注入角度を、前配半導体基板 の配向面の方位と整合させ、これによりチャネリングを 発生させて前記ディープSD領域を形成する。掛かる構 成と、SD領域や、エクステンションSD領域、ポケッ ト領域形成のためのイオン注入に先立ってディープSD 領域形成のためのイオン注入を行う構成とを併せて採用 することによって、ディープSD領域形成のためのチャ ネリングイオン注入において特に深い位置へのイオン注 入が可能となり、良好なテール形状が得られる。つま り、ディープSD領域の底部付近において、基板の深さ 方向に見てなだらかな勾配を有する不純物濃度プロファ イルが得られる。また、イオン注入に起因する基板の結 晶欠陥も低波できる。チャネリングイオン注入では、【 n及びAsイオンの採用が、特に深い位置へのイオン注 入のために有効である。

【0016】前記第ディープSD領域を形成するイオン 注入工程は、注入される基板位置に酸化膜等の絶縁膜が 形成されていない状態、注入される基板位置に対してま 板がアモルファス化していない状態で行うことが好まし い。この場合、注入されるイオンについて、横方向の拡 がりが抑えられると共に、加速エネルギーをさほど高く することなく大きな注入深度が得られる。ここで、「最 初の高濃度のイオン注入」とは、ウエル形成のため等の 薄い濃度のイオン注入を除けば最初のイオン注入である.

【0017】また、前配第ディープSD領域を形成する イオン注入工程が基板をアモルファス化するおそれがあり る場合には、該イオン注入は基板温度を零下100℃以 40 下にして行うことが好ましい。このようにすると、基板 のアモルファス化に伴って導入される欠陥が抑制でき

【0018】本発明は、更に、MOSFETを有する半 導体装置において、半導体基板上に選択的に形成された 単一絶縁膜から成るゲート側壁を有するゲート電極と、 前記半導体基板の前記ゲート電極の両側に形成されたソ ース・ドレインとを有し、前記ソース・ドレインは、ソ ース・ドレイン領域と、該ソース・ドレイン領域から基 板面と平行な方向に延長され且つ餃ソース・ドレイン領 50 ープSD領域24形成のためのイオン注入を行う(ステ

域よりも浅いエクステンションソース・ドレイン領域 と、核エクステンションソース・ドレイン領域の側面に 形成されたポケット領域と、前配ソース・ドレイン領域 よりも深いディープソース・ドレイン領域とを有し、前 紀ディープソース・ドレイン領域は、基板面と平行な方 向に前記ゲート側壁から離れた位置に配設されることを 特徴とする半導体装置を提供する。

【0019】本発明の半導体装置は、上記本発明の半導 体装置の製造方法によって製造でき、ゲート電極が単一 10 絶縁膜から成るゲート側壁を有する構成により、このゲ ート電極と自己整合的に形成されるソース・ドレインの 各領域についてより高い寸法精度による形成が可能とな **٥**.

[0020]

【発明の実施の形態】以下、図面を参照し本発明の好適 な実施形態例に基づいて本発明を更に詳細に説明する。 図1 (a) ~ (c) 並びに図2 (d) 及び (e) は、本 発明の一実施形態例に係る半導体装置の製造工程を順次 に示す半導体装置の断面図である。なお、これらの図で は、pMOSFETの形成領域を例として示している。 また、その工程を図3にフローチャートとして示してい

【0021】まず、図1(a)に示すように、シリコン 基板上に形成した素子分離溝内に酸化膜を埋め込み、素 子分離領域22を形成し(図3:ステップS1)、この · 素子分離領域22によって、シリコン基板11を多数の MOS形成領域に区画する。これら各MOS形成領域に 夫々、p型不純物イオン及びn型不純物イオンを注入 し、p-ウエル (図示せず) 及びn-ウエル23を形成 だ高濃度のイオン注入が成されていない状態、及び、基 30 する(ステップS2)。 $oldsymbol{n}$ 型不鈍物は、 $oldsymbol{P}$ (燐)を使用 し、加速エネルギーとして100~150keV、ドー ズ量として2E13cm⁻²程度を採用する。、また、p 型不純物は、B(ポロン)を使用し、加速エネルギーと して100~150keV、ドーズ量として2E13c m⁻²程度を採用する。

> 【0022】各MOS形成領域に、CVD法及びフォト リソグラフィ法を利用して20人の鎮厚のゲート酸化膜 12を形成する(ステップS3)。引き続き、CVD拡 によって、1000A~2000Aの膜厚のポリシリコ ン層を全面に堆積し、これを0. 1μmルールの微細パ ターニングによってパターニングして、ゲート長が0. 1μm程度のゲート電極13を形成する(ステップS 4)。更に、CVD法によって800人の順厚のシリコ ン酸化膜を堆積し、これをエッチパックレゲート電極1 3のための側壁(サイドウオール)14とする(ステッ プS5)。これによって、図1(a)に示す構造を得 る。上記工程は、従来から知られている公知の工程であ

> 【0023】引き続き、図1(b)に示すように、ディ

2006 03/10 FRI 10:48

FROM · Intelectuall Property Div., NEC

(5)

特開2003-31798

ップS6)。このイオン注入では、側壁14を含むゲー ト電極構造をマスクとして自己整合的にイオンを注入 し、また、基板11の配向面(110)と整合した角度 (0°) ±0.5°の角度での注入を行う。本明細書で は、基板の配向面と整合したイオン注入をチャネリング 注入と呼び、これによって形成されるディープSD領域 24の底部をチャネリングテールと呼ぶ。このチャネリ ング注入では、pMOSFETではInイオンを、nM OSFETではAs又はSbイオンを注入する。加速エ ネルギーは、pMOSFETの場合はInで150ke V、nMOSFETの場合はSbで130keV、As で80keVである。ドーズ量は、いずれの場合も2. 5 E 1 3 cm⁻²である。チャネリング注入に際して、pM OSFET形成領域への注入時には、nMOSFET形 成領域をレジスト膜によってマスクし、また、nMOS FET形成領域への注入時には、pMOSFET形成領 域をレジスト膜によってマスクして行う。このチャネリ ング注入によって、ディープSD領域24のピーク濃度 は、100mmの深さ位置にあり、その濃度は約1E1 7aloms/cm3である。

7

[0024] 本実施形態例におけるチャネリング注入で は、シリコン基板11の配向面とイオン注入角度とを正 確に整合させることの他に、シリコン基板 1 1 内には高 濃度のイオン注入が既に成されていないこと、注入する 基板部分の表面に酸化膜が形成されていないこと、及 び、シリコン基板11がアモルファス化していないこと が好ましい。このような注入方法を採用すると、縦方向 に特に選択的なイオン注入が行われるため、得られるデ ィープSD領域24において良好なチャネリングテール が形成される。つまり、ディープSD領域24の底部付 近に形成される不純物イオン機度のプロファイルについ て、よりなだらかな勾配の濃度分布が得られる。このた め、その部分における電界強度が小さく、且つ、導入に よる結晶欠陥が小さなチャネリングテールが得られる。 なお、このときのチャネリング往入によって、シリコン 基板11がアモルファス化するおそれがあるときには、 基板温度を零下100℃以下にして行う。これによっ て、アモルファス化に伴って導入される欠陥が抑制でき る.

【0025】次いで、図1 (c) に示すように、同様に電極構造をマスクとする通常のイオン注入により、pM OSFETではB又はBF2イオンを注入し、nMOS FETではAs又はSbイオンを注入して、通常のソース・ドレイン領域25を形成する(ステップS7)。注入角度は0°である。ソース・ドレイン領域25は、例壁14の下部に若干イオンが回り込むことによって、ディープSD領域24よりもゲート電極13側に延びて形成され、また、ディープSD領域24よりも浅い位置に形成される。注入エネルギーは、pMOSFETの場合には、Bで2~3keV、BF2で10~15keVで

あり、nMOSFETの場合には、Asは20~40keV、PT10~20keVである。いずれの場合にも、ドーズ量は、 $1E15~5E15cm^{-2}$ である。SD 領域の不純物濃度は、ピーク値で約1E21~5E21 $alons/cm^{3}$ であり、また、100nmの深さ位置で約 $1E21~3tons/cm^{3}$ である。

[0026]次に、選択的エッチングを利用して、図2(d)に示すように、ゲート電極13の側壁の側壁14を除去する(ステップS8)。更に、このゲート電極13をマスクとして自己整合的にイオン注入を行って、SDエクステンション領域26を形成する(ステップS9)。注入角度は0°である。SDエクステンション領域26は、ソース・ドレイン領域25よりも浅く且つ広い領域を有する。SDエクステンション領域26形成のための注入エネルギーは、pMOSFETの場合は、Bでは0.2~1keV、BF2では2~5keVであり、nMOSFETの場合は、Asで1~4keVである。いずれの場合も、ドーズ量は5E14~1E15である。

20 【0027】更に、図2 (e)に示すように、pMOSFET形成領域にはn型不純物を、nMOSFET形成領域にはp型不純物を注入するポケットイオン注入を行って、SDエクステンション領域26の周囲にポケット領域27を形成する(ステップS10)。注入エネルギーは、pMOSFETへのAsイオンの注入では40~60keVを、nMOSFETへのBイオンの注入では10keVを採用する。ドーズ量は、いずれの場合も1~2E13である。なお、pMOSFETでは、Asに代えてSbを注入してもよく、また、nMOSFETでは、ステップS1は、Bに代えてIn又はBF2を採用してもよい。引き続き、ソース・ドレイン領域25及びディープSD領域24を活性化するための熱処理を行う(ステップS1

【0028】ポケット領域27の不純物濃度は、100 nmの深さ位置で5 E 1 6 a lons/cm³である。ポケット領域27は、SDエクステンション領域26の拡大をキャンセルすることで、短チャネル効果を抑制する。また、ディープSD領域24のチャネリングテール2おける不純物濃度プロファイルの濃度勾配を緩和する。その後、再び、ゲート電極13の側壁に第2のサイドウオール28を形成し(ステップS12)、図2(e)に示した構造を得る。

【0029】その後は、従来技術と同様な工程により、シリサイド層の形成、複数の層間組縁層及び配線層の形成、及び、パッシベーション層の形成等により、MOSデバイスとして構成される半導体装置が形成される。なお、例えば図2(e)において、各領域23,24,25,26,27は、実際にはこのように明確な境界線を持つものではないが、それぞれのピーク濃度で比較する50と図示したような深さ関係で表されるものである。

FROM 'Intelectuall Property Div., NEC

(6)

特開2003-31798

10

【0030】上記ディープSD領域24のチャネリング テールにおけるなだらかな濃度勾配は、基板濃度の高濃 度化、及び、ソース・ドレイン領域25の接合深さの縮 小に起因する接合部の電界強度の増加を抑制するのに特 に有効である。このようななだらかな濃度勾配は、特に In及びAsのチャネリング注入で顕著である。チャネ リングテールは、横方向に比して縦方向に特に選択的な 注入が可能であり、不純物が模方向に拡散して生ずる不

【0031】以上、本発明をその好適な実施形態例に基 10 11:シリコン基板 づいて説明したが、本発明の半導体装置の製造方法は、 上記実施形態例の構成にのみ限定されるものではなく、 上記実施形態例の構成から種々の修正及び変更を施した ものも、本発明の範囲に含まれる。

[0032]

具合が解消できる。

【発明の効果】以上、説明したように、本発明の半導体 装置の製造方法によると、SDエクステンション領域の 形成前にディープSD領域を形成したことにより、SD エクステンションの拡張を伴うことなく、ディープSD 領域の活性化熱処理を行うことが出来るので、短チャネ 20 21:ディープSD領域 ル効果が有効に抑制され且つ高速作動が可能なMOSF ETの形成が可能である。

【図面の簡単な説明】

【図1】本発明の一実施形態例に係る半導体装置の製造 方法を願次に示す半導体装置の斯面図。

【図2】図1に続く工程を示す半導体装置の断面図。

【図3】 - 実施形態例の製造方法の工程を示すフローチ

【図4】 従来の半導体装置の製造方法を順次に示す半導 体装置の断面図。

- 【図5】図4に続く工程を示す半導体装置の断面図。
- 【図6】基板濃度と接合容量の関係を示すグラフ。
- 【図7】 基板濃度と接合リーク電流の関係を示すグラ フ.


【図8】イオン注入の際の加速エネルギーに依存するイ オン濃度プロファイル。

【符号の説明】

- - 12:ゲート絶縁膜
 - 13:ゲート電極
 - 14:サイドウオール
 - 15:SDエクステンション領域
 - 16:エレベーテッドSD領域
 - 17:ファセット
 - 18:隙間
 - 19:ポケット領域
 - 20:ゲート側壁
- - 22:案子分離領域
 - . 23:nーウエル
 - 24:ディープSD領域
 - 25:ソース・ドレイン領域
 - 26:SDエクステンション領域

2006 03/10 FRI 10:46


- 27:ポケット傾城
- 28:サイドウオール
- 29:金属シリサイド層



FROM Intelectuall Property Div., NEC

(7)

特開2003-31798



2006年 3月10日(金)10:49/首項10:45/文書音号4806405759 P 11


FROM Intelectuall Property Div. NEC

(8)

特開2003-31798



BEST AVAILABLE COPY



フロントページの続き

Fターム(参考) 5F140 AA01 AA12 AA21 AB03 BA01 BE10 BF01 BF04 BG08 BG12 BG28 BG52 BG53 BG54 BH13 BH14 BH21 BH35 BH49 BK03 BK13 BK14 BK21 BK22 BK38 CB04 CB08